خانه / مقالات انگلیسی با ترجمه / مهندسی کامپیوتر / مقاله ترجمه شده :معماری کامپیوتر با استفاده از واصف دستور اجرایی

مقاله ترجمه شده :معماری کامپیوتر با استفاده از واصف دستور اجرایی

دانلود رایگان مقاله بیس انگلیسی خرید و دانلود ترجمه ی مقاله انگلیسی

کد محصول:CM1

قیمت فایل ترجمه شده:    ۱۰۰۰۰تومان

تعداد صفحه انگلیسی:۱۰

سال نشر: ۲۰۱۲

تعداد صفحه ترجمه فارسی:  ۱۸  صفحه word

عنوان فارسی:

مقاله ترجمه شده مجموعه دستورالعمل های کامپیوتری سطح بالا(HISC): معماری کامپیوتر با استفاده از واصف دستور اجرایی

عنوان انگلیسی:

A computer architecture using operand descriptor

چکیده فارسی:

محاسبات از طریق پردازش مقدار زیادی از داده ها با توجه به محاسبات ابری امروزی انجام می گیرد. امروزه داده ها تنها ارقام نبوده بلکه اطلاعاتی می باشند که می بایست بطور مناسب حفاظت شده و به آسانی قابل انتقال باشند، اما مدل دستوری مبتکرانه ون نیومن از نظر معماری، آن ها را پشتیبانی نمی کند. این فرایند ما را به سمت معماری جدیدی به نام ( مجموعه دستورالعمل های کامپیوتری سطح بالا) هدایت می کند، تا نشانه ها را به دستورات اجرایی مجزا در ارتباط با دستورالعمل ها به منظور پردازش کارامد و موثر محاسبات امروزی مرتبط سازد. دستور HISC ( مجموعه دستورالعمل های کامپیوتری سطح بالا) شامل کدهای عملیاتی (opcode) بوده، و شاخص مرتبط به دستور اجرایی مبدا یا مقصد توسط واصف دستورات اجرایی مد نظر قرار می گیرد، که شامل مقادیر یا نسبت هایی در ارتباط با دستور اجرایی می باشد. این مقدار و نسبت ها  قابل دسترسی بوده و موازی با مراحل اجرایی، قابل پردازش می باشند که به معرفی سیکل ساعتی صفر یا پایین، موارد بالاسری می پردازد. برنامه نویسی مقصود گرا (OOP)  نیازمند کنترل دسترسی دقیق داده ها می باشد. مدل جاوا، jHISC، به اجرای برنامه های مقصودگرا جاوا، نه تنها سریعتر از نرم افزار jHISC  می پردازد، بلکه حاوی دستوراتی در سیکل پایین تر نسبت به پردازشگرهای جاوا سخت افزاری می باشد. ما همچنین به طرح توسعه آینده در ارتباط با واصف دستورات اجرایی فراتر از برنامه نویسی مقصود گرا (OOP) می پردازیم.

۵. نتیجه گیری

در این مقاله، ما معماری کامپیوتر جدیدی را به نام HISC مطرح کردیم، که از نقطه نظر واصف دستور اجرایی، مقدار این دستورات و نشانه ها در زمان مشابه قابل دسترسی بوده و در سخت افزار به طور همزمان با مرحله اجرایی قابل دسترسی می باشد، و از این رو؛ هیچ زمان اجرایی دیگری معرفی نمی گردد. برای نایید چنین معماری، ما به طراحی پردازشگر jHISC، به همراه FPGA برای پشتیبانی از جاوا می پردازیم. با استفاده از مکانیسم واصف اهداف، jHISC به مدیریت دسترسی دستور اجرایی و دستکاری آن در سخت افزار،پرداخته و سیکل ساعت را در فعالیت های مقصود گرا، همانند بررسی امنیتی و تحریک اهداف ذخیره کرده، و بنابراین منجر به CPI با متوسط پایین می گردد.

بر مبنای تجارب این معیارها، نشان داده شده است که jHISC نه تنها سریعتر از مفسر نرم افزاری جاوا و پردازشگر سخت افزاری جاوا می باشد. با محاسبه تعداد سیکل ها در دستورات هدف خاص، jHISC  دارای عملکرد بهتری از PicoJava II و JOP با چند برابر و بیش از ۱۶ تا ۱ مزایای عملیاتی CPI در چهار دستگاه انتخابی می باشد.